想办法在00状态下屏蔽减法按钮相对容易。比如检查00状态是什么样的二进制输出，在这个输出做一个逻辑电路。电路的输出禁用减法按钮。只要输出状态不是00，就可以解除封锁。
第一，如果是坏的，最常见的就是击穿损坏。可以用万用表测量芯片电源端对地的电阻或电压。一般在几十欧姆以内或者电源电压低于正常值的，大部分可以视为击穿损坏。可以断开电源端子，测量电源是否正常。
如果测得的电阻很大，很可能是其他端口损坏。也可以逐个测量其他端口。看看有没有对地短路的端口。
第二，仪器专门配有ic检测，万用表不具备这种能力。一般用万用表检测引脚电压，做出一个大概的判断，不太靠谱。而且是在对这个ic极其熟悉的情况下判断的。
芯片制造的难度在于，很难不断挑战物理极限，你永远不知道这个极限在哪里。不同类型的芯片面临不同的物理限制。让让我们分门别类地看看它们。
3d-nand芯片
nand这个词对于外行人来说比较陌生，但离我们并不遥远。我们买的很多固态硬盘的核心存储芯片都是3d-nand芯片。这个芯片内部就像一栋居民楼，有很多小缝隙，是电荷存储的物理空间。介于。那为什么叫3d呢？因为nadas的小房子只能建一层，类似于平面，垂直方向可以叠加3d-nada，是立体结构。这些小间隔是在半导体制造的几个基本模块中批量制造的，每个小间隔的成分是经过精确设计的导体、半导体和绝缘体材料。
国产3d-nada芯片落后的原因在于堆叠芯片数量少。目前国产芯片最高能做到64层，但像三星、梦龙等能做到128层以上。堆叠的层数越多，工艺制造中的困难和问题就越多，并且电路出错的几率就越高。
3d-nada芯片的制造难点在于不仅要增加水平方向的图形密度和存储密度，还要解决垂直方向高深宽比的刻蚀均匀性问题。
逻辑片
我们日常接触的cpu芯片和显卡芯片都属于这一类。逻辑芯片面临的首要问题是，随着摩尔定律和它的尺寸缩小。cmos器件在某些电特性方面已经下降，这就需要新的器件设计。但是逻辑芯片不应该只解决微电子。器件问题，当尺寸减小后，工艺难度会进一步增加。
为了缩小尺寸，提高分辨率，光刻工艺中将采用浸没式光刻，即光源和光刻胶之间的光路介质将采用水，这是更高的挑战。尺寸的减小不仅体现在图案的尺寸上，而且膜在垂直方向上的高度要求也越来越高。在这个前提下，发明了原子层沉积技术，使薄膜的厚度可以精确控制到只有几层原子。
过程越先进，过程缺陷和失败的可能性就越大。用技术术语来说，工艺窗口越小，工艺参数的浮动范围就越小。关键一步，工艺指标一旦跑出极限，芯片制造失败的概率和风险都会大大增加。
